EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

07307409

PUBLICIATION DATE

21-11-95

APPLICATION DATE

12-05-94

APPLICATION NUMBER

06098305

APPLICANT :

SHINKO ELECTRIC IND CO LTD;

INVENTOR

SUWA MAMORU;


INT.CL.


H01L 23/12 H01L 21/60

TITLE

SEMICONDUCTOR DEVICE AND ITS

PRODUCTION METHOD





ABSTRACT

PURPOSE: To reduce the cost and size of a semiconductor device having external connecting terminals at the surface of a package and its production process.

CONSTITUTION: A semiconductor device comprises a semiconductor chip 11 and package to seal the chip 11. External electrodes 16 are formed by wires 31 led out such that one end is connected to a pad 15 formed on the chip 11 and the other end formed and exposed on the surface 12a of the package 12, and recesses 21 are formed at the lead-out positions of the electrodes 16, thus exposing the electrodes 16 over specified range.

COPYRIGHT: (C)1995,JPO

			•	•	

(19)日本国特許庁 (19) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-307409

(43) 公告百一平成1年(1945), 11,2(日

(51) Int.CL*

識別記号 片内整理番号

技術表示置所

H 0 1 L 23/12

21/60

301 A

H 0 1 L 23/ 12

審査請求 未請求 請求項の数5 〇L (全10頁)

(21)出願番号

持騎平6-98305

(71)出願人 000005223

富士通株式会社

(22)出願日

平成6年(1994)5月12日

神奈川県川崎市中原区上小田中1015番地

(71)出願人 000190688

新光電気工業株式会社

長野県長野市大字栗田宇舎利田711番地

(72)発明者 草間 泰彦

長野県長野市大字栗田宇舎利田711番地

新光電気工業株式会社内

(72)発明者 江尻 洋一

長野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内

(74)代理人 力理士 伊東 忠彦

最終頁に続く


(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】本発明はバッケーブの表面に外部接続端子を有 する半導体装置及びその製造方法に関し、コストの低減 及び小型化を図ることを自的とする。

【構成】半導体モップ11と、この半導体モップ11を 封止するバッケージ!2とを具備する半導体装置におい て、上記半導体チップ11に形成されたパッド15に一 端が接続されると共に、他端がパッケージ12の表面1 2 aに露出するよう引き出されたワイヤ13により外部 電極16を形成し、この外部電極16の引き出し位置 に、この外部電極16を所定範囲にわたり露出させるた

本売明の6.7 実施例でから半導体設置を示して おり(A)は半導体設置の実装面を示す図であり。 (B)は(A)におけるA2-A2線にX5-た時間は)





【特許請求の範囲】

【請求項1】 半導体チップ(1-1)と、該半導体チッ プ (1:1) を封止するバッケージ (1:2) とを異確する 半導体装置において

診事導体チェブ (11) に甲成されたバッド (15) に ー端が接続されると共に、配端が該バッマージ(1/2) σ 表面(1/2 a)に露出するよう引き出されたワイヤ

13) により外部電極 (16) が形成されており、 診外部電極(16)の引き出し位置に、該外部電極(1 が形成されていることを特徴とする半導体装置。

【請求項2】 該四部(21)に、試外部電極(16) に接続するパンプ・3-1)を設けたことを特徴とする諸 求項1記載の半導体装置。

【請求項3】 半導体チップ(11)と、該半導体チッ extstyle au'(1|1) を封止するextstyle au''(1|2) とを具備する 4.導体装置において、

訪半導体チップ (1·1) に形成されたバード (1·5) に 一端が接続されると共に、他端が該バッケージ(1.2) の表面 (1.2.a) に沿って延出するワイヤ (1.3) によっ20 ケードの小型化に共に対応できるようにした半導体装置 り、外部電極(4-1)が形成されることを特徴とする半 導体装置。

【請求項4】 | 半導体テープ (11) が搭載されるステ ージ (14) と、該半導体チップ (11) との間にワイ ヤ / 1 3) が配設されるリード部 (5 1) とを具備し、 かち畝ステージ(1/4)が畝リード部(5/1)に対して 低い位置とされたリードコレーム(50)を形成するリ ードアレーム形成工程と,

☆マテージ (1.4) に該主導体チップ:11: を固定する まと共に、該半導体チャブ(1.1)に形成されたパッド 30 (15) と該サード部 (51) との間にワイヤ (13) を配設する半導体チップ搭載工程と、

故事導体チョブ(1-1)が搭載された。 ードフレーム (50) を金型 (52,62) に装着すると共に該金型 (8.2. 6.2) に樹脂を充填し、誘半導体チャブ (1) 1) を封止するバッケージ (12) を形成するペッケー : 汗 成工程と、

該バッケージ形成工程の終了後、該半導体チップ(1 1) の該ワイヤ (13) が配設された面 (11a) と該 1一ド部 (5.0) の配設位置との間位置を切断して該べ 40 ッケージ (12) の一部 55) を該ワイヤ (13a) ご共に切断除去す 5不要部除去工程とを具備することを 特徴とする半導体装置の製造方法。

【請求項 5】 「該不要部除去工程において、該リードフ レーム (5.0) が該金型 (6.2) に装着された状態にお いて、該ワイヤ(1/3)の配設位置を設金型(6/2)を 構成する上型(60a)と下型(605)との分離位置 に配設したことを特徴とする請求項4記載の半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【産業 上の利用分野】本発明は半導体装置及びその製造 万法に係り、特にバッケージの表面に外部接続端子を有 する半身体装置及びその製造方法に関する。

【0002】近年の半導体装置の高密度実装化に伴い、 パッケージの小型化が要求されている。また、半導体チ ップス高集積化に件い、バッケージング技術の向上も望 まれている。

【0003】上記い各要本を実現するためには、高密度 (a) を所定範囲にわたり露出させるためい四部 (2|1) = 10 化されることにより多数に端子を有した半導体チャブを 小型にパッケージに収納する必要がある。しかるに、外 部接続端子としてパッケージの側面よりリードを延出し た構成のバッケーシ構造では、半導体チップの端下の増 大に伴いコード数も増大するため、コッケージの小型化 にはロードの配設面より限界がある。

【0 0 0 4】そこで近年では、外部接続端子としてリー ドに代えてパンプ:Bump を用い、パッケージ表面にパン プを形成することにより、外部接続端子の配設ビッチを かさ(し、これにより主導体チップの高密度化及びパッ が提供されている。

【6 0 0 5】

【従来の技術】図11に外部接続端子としてバンプを用 いた従来の半導体装置1の一例を示す。同図において、 2は多層配線基板であり、半導体チップ3はこの多層配 線基板2の上面に搭載されている。また、多層配線基板 2の上面にはリードパターン4かプリント形成されてお り、このリードパターン4と半導体チップをに無成され たべいドラとの間にはワイヤもが配設されている。

【0006】半導体チャブ3とワイヤ6により電気的に 接続されたリードパターン4は、多層配線基板2の内部 に到成された内層パターン及びフルーボール(共に図に 現れず、を介して多層配線基板との下面に引き出されて おり、この引き出し位置には外部接続端子となるパンプ 7ヵ年 成されている。

【0007】更に「多層配線基板2の上面には封止樹脂 8 が配設されており、半導体チャブ 3 を封止する構成と されていた。

[0008]

- 【発明が解決しようとする課題】しかるに、上記した従 来構成の半導体装置1 では、多層配線基板2 を構成要素 としており、この多層配線基板2は内層パターンやスル 一ポールが形成された構成であるため製造コストが高 く。これに伴い半導体装置1のコフトが上昇してしまう という問題点があった。

【0 0 0 9】また「半導体装備1の厚さ寸法に許Bする と、多層配線基板2の厚さ寸法は半導体チップ3の厚さ 寸法に比べてかなり大きいため、よって多層配線基板2 を用いることにより半導体装置1の厚さ寸法が大きくな 50 m、半導体装置1の低背化を図ることができないという 問題点があった。

【0010】また、上記した従来構成の半導体装置1で は、半導体チャプ3と、シニアンナ気的に接続するため に、 アードバターン 4 三半式 ・テリブさのた。ト5 どの 間につてするを拡設する必要があり、よって平導体装置 1内にワイヤ6を配設するこのルスペース(図中、矢印) こで示す)が半導体チップ3の間りに必要となり、この スペース分だけ半導体装置主が大型化してしまうという

あり、コストの低減及び小型化を図りうる半導体装置及 びその製造方法を提供することを目的とする。

[0012]

【課題を解決するための手段】上記の課題は下記の手段 を講じることにより解決するとができる。

【0013】請求項1の発明では、主導体チップと、こ の半導体チップを封止するバッケージとを具備する半導 体装置において、上記半導体チップに形成されたバッド に一端が接続されると共に、他端がパッケージの表面に されており、この外部電極の引き出し位置に 外部電極 を所定範囲にわたり露出させるための凹部を形成したこ こを特徴とするものである。

【①)14】また、請才項との発明では、上記四部に、 外部電極に接続するバンブを設けたことを特徴とするも のである。

【()13】また、請求項3の発明では、半導体チップ と、この半導体チャブを封止するバッケージとを具備す る半導体装置において、上記半導体チップに形成された パッドに一端が接続されると共に、他端がパッケージの一30 表面に沿って延出するロイヤにより、外部電極が形成さ れることを特徴とするものである。

【001七】また、請求項4の発明り生では、半導体や いプが搭載されるステージと、半導体チャブとの間にな 7. ヤが配設されるに一下部とを具備し、かつステージが このコート部に対して低い位置とされたコードプレーム を形成するリードフレーム形成工程と、上記ステージに 半導体チップを固定すると共に、半導体チップに形成さ れた ドッドと E記 一下部との間にドイヤを配設する半。 導体チャブ搭載三程と、上記半導体チュブが搭載された。40。 ---トラミースを必要に禁棄すると申さてご会制に概む

成する上型と下型との分離位置に配設したことを特徴と するものである。

[6 C 1 8]

【正本】上記の各手段は下記のように作用する。

【リ019】請求項1の発明によれば、従来にように多 層配線基板を設ける必要はなくなり、半導体チップをワ イヤのみによりパッケージの表面に電気的に引き出すこ とが可能となるため、半導体装置のコスト低減を図るこ とができる。また、上記のように多層配線基板が不要と $\{0.0.1.1\}$ 本発明は上記の点に鑑ふてなされたもので、10、なることにより、中導体装置の低貨化を図ることもでき

> 【0020】また、従来必要であったパッケージ内にお ける半導体チップと多層配線基板との間のウィヤ配設処 理は下要となり、これに伴い従来ワイヤを配設するため に必要であったスペースも不要となり、半導体装置の小 型化を図ることができる。

【0021】更に、パッケージの外部電極引出し位置に 凹部を形成し、外部電極部を所定範囲にわたり露出する 構成としたことにより、ロイヤのパッケージからの露出 露出するよう引き出されたロイヤにより外部電極が形成。20 面積を広くすることができ実装性を向上させることがで きる。

> 【ロ022】また、請求項2の発明によれば、ワイヤの バッキージの表面に引き出され外部電極部を形成する部 位にパンプを設けたことにより、ワイヤ単体が露出した 構成に比べて接続面積が広がるため、半導体装置を実装 する際における実装性を向上させることができる。

【0023】また、請求項3の発明によれば、バッケー ジの表面に引き出され外部電極部をバッケージの表面に 治って延出させた構成とすることにより、この延出部分 にパンプと同様の機能を持たせることができる。よう て、バンプを形成することなく半導体装置を実装する際 における実装性を向上させることができる。

【HSC4】また、請求明4の発明が出によれば、日一 ドフレーム形成工程において所定形状のリードフレーム を形成し、半導体チップ搭載工程において半導体チップ とロード部との間にワイヤを配設し、バッケージ形成工 程において半導体チップを封止するバッケージを形成し た後、不要部除去工程において半導体チップのワイヤが 配設された面とリード部の配設位置との間位置を切断し てつったージの一部をワイヤと共に切断除去することに ラリー 禁止係りで指す 日蓮孫牧衆の繋げるもの アイ

THE SERVER OF THE SERVER こ一部をアナガと中に伊樹砕立する不要部隊」(1)科とを 具備することを特徴とするものである。

1、「101年の一緒水地でで発見が使かる。)山で馬 15 67 1、我们的第三人称单数

 $\varphi = E_{\Phi} = - (-1)^{n} P_{\Phi} = 0$ また大震部隊と、指す、「中国で新定位置を引動する 烈用であるため、容易に行うことができる。

(ローセミ)更に、砂ボ須らご発明が出てよれば、上間 $\frac{\partial (\phi)}{\partial x} \frac{\partial (\phi)}{\partial x} = \frac{\partial (\phi)}{\partial x} \frac{\partial (\phi)}{\partial x} + \frac{\partial (\phi)}{\partial x} + \frac{\partial (\phi)}{\partial x} + \frac{\partial (\phi)}{\partial x} \frac{\partial (\phi)}{\partial x} +$, - - - - - $\Psi_{i} = \mathbb{I}_{i} \cap \mathbb{I}_{i} = \mathbb$ 一分離れ あり寄 返し ケー

り ワイヤは形成されるパッケージの表面に沿って延出 した構成となるため、請求項3記載の半導体装置を容易 に形成することがてきる。

[0026]

【実施例】次に本発明の実施例について図面と共に説明 する。

【1027】図1は本発明の第1実施例である半導体装 置じりを示している。図1(A・は半導体装置20の実 装而を示しており、また図1 (B) は図1 (A) におけ るAビーA 3線に沿った断面を示している。

【 ・ロ 2 8】 この半導体装置 2 0 は、大略すると半導体 チュア11と、この牛薬体チャプ11を封止するバッケ ----112と、コイヤリるこにより構成された、極めて構 成の簡単な半導体装置である。

【9 0 2 9】半導体チャザ10はステージ14に載置さ れた状態でパッケージ10内に封止されており、その上 面部には電桶部となるパッド15が配設されている。ま た、バッケージ12は何もばポリイミド系の樹脂を所定 形料に形成した樹脂パーケージであり、半導体チップ1 1 を内部に封止することにより半導体チップ11を保護 20 している。

【101030】でイヤーでは、半導体チップ11に形成さ れたパッド15にその下端が接続されると共に、土蟻部 はパッケージ12の演装面)2aに露出するよう引き出 され外部電極部:6を形成している。この外部電極部1 6は、半導体装置10を実装基板(団団せず)に実装す る際に、実装基板に形成された電極部と接続される部位 となるものである。尚、このワイヤ13は、例えば金 (Au) 或いはアルミニウム(A1) 等の導電性金属に チップとリードとを接続するワイヤとして汎用されてい るものである。

【 + (: 3 1 】更に、パ・ピージ 1 2 の外部電極部 1 6 の 引出し位置には、例えば半球状の凹部21が形成されて おり、外部電極部16を所定範囲にわたり露出した構成 とされている。

【り(32】半導体装置10を上記構成とすることによ り、従来のように半導体装置内に多層配線基板2 (図1) 1 参照)を設ける必要はなくなり、半導体チップ11を ワイヤ13のみによりバッケージ12の実装面12aに 電気的に引き出すことが可能となるため半導体装置10 のコスト低減を図ることができる。また、上記のように 多層配線基板2が不要となることにより半導体装置10 の低背化を図ることができる。

【作033】また、従来心要であったバッケージ内にお ける半導体チップ3と多層配給基板2との間のワイヤ配 設処理は不要となり、これに伴い従来ワイヤを配設する ために必要であったスペース(図11に矢印しで示すス ベース)も不要となり、半導体装置20の小型化を図る ことかできる。

【0034】また、ワイヤ18はバッケージ12の実装 面12aに向け略垂直に上方に延出した構成とされてい るため、「ワイヤ13の長さを知くすることができ イン ピーダンス特性の向上を図ることができるため、高速処 理を行う半導体チップ 1 1 に対しても十分に対応するこ とができる。

5

【0035】更に、凹部21を形成することにより外部 電極部16をパッケージ12より所定範囲にわたり露出 する構成とすることにより、ワイヤ13のパッケージ1 10 2からの露出面積を広くすることができる。よって、半 導体装置20を実装基板に形成された電極部と半田付け する際、4田と接合される接合面積は広くなり外部電極 部16と実装基板の電極部との電気的接続を確実に行う ことが可能となり、半導体装置20の実装性を向上させ ることができる。

【0036】国立は本発明の第2実施例である半導体装 置30を示す図である。尚、同図において図Ⅰに示した 半導体装置20と同一構成については同一符号を付して その説明を省略する。

【0037】図2に示す半導体装置30は、ワイエ13 がパッケージ12の実装面12aに引き出され外部電極 部16を形成する凹部210形成部位に、バンプ31を 設けたことを特徴とするものである。このバンプ31と しては、例えば半田バンプの適用が考えられる。

【0038】このように、外部電極部16が露出される 位置である凹部21ににバンプ31を設けたことによ り、図2に示した第1実施例に係る半導体装置20のよ うに、ワイヤ13が単に凹部21内で露出した構成に比 べて電気的な接続面積が広がるため、半導体装置30を より構成されており、一般の半導体装置において半導体 30 実装基板に実装する際における実装性を向上させること ができる。

> 【0039】図3は本発明の第3実施例である半導体装 置すりを示す器である。尚、同図においても図1に示し た半導体装置20と同一構成については同一符号を付し てその説明を省略する。

> 【0040】劉3に示す半導体装置40は、バッケージ 12の実装面12aに引き出され外部電極部41をバッ ケージ12の実装面12点に沿って外周線に向け延出形 成させた構成としたことを特徴とするものである。

> 【0 0 4 1】上記構成とすることにより、実装面1 2 a の上部に延出形成された外部電極部41に第2実施例で 述べたパンプ3)と同様の機能を持たせることができ る。また、この外部電極部41はワイヤ13と一体的な 構成であるため、第2実施例に係る半導体装置30のよ うにパンプをロイヤ13と別個に形成することない実装 性の向上を図ることができる。

> [0042] 続いて、図る乃至図7を用いて、上記した 第1実施例に係る半導体装置200製造方法について説 明する。

- 【0043】暑らはリードフレーム形成工程及び半導体 50

チップ搭載工程を説明するための図である。半導体装置 20を製造するには、先ずリードフレーム50を形成す る。リードフレームとりの形成は、平板状の、一下材料。 (何えば (コペー) - 鋼(1金等) に対しプレ 1 2 1 施することにより行われる。

【中044】このプレス加工が実施されることにより、 ニードフレーム5(には半導体チップ1)が搭載される ステージ14と、ワイヤ13が接続されるリード部51 が形成される。また、レードフレーム50が形成された 状態で、ステージ14ご位置はリード部5)に対して低 10 一括的に形成することも可能である。 い位置にあるよう構成されている。

【0045】上記のようにリードフレーム形成工程にお いて上記した所定測状のリードファームもりが形成され ると、続いて半導体テープ搭載工程が実施される。半導 体チップ搭載工程においては、先ず半導体モップ11を ステージ14に接着剤等により固定すると共に、半導体 チップ11に形成されているパッド15と上記リード部 51との間にワイヤ13を配設する。このワイヤ13の 配設は、半導体装置製造工程において一般に用いられて は上記したりードフレーム形成工程及び半導体チップ搭 載工程が終了した状態を示している。

【0046】上記の半導体チップ搭載工程が終了する と、半導体チップ11が搭載されたリートフレーム50 は金型も2に装着されパッケージ形成工程が実施され る。図もは半導体チップ11が搭載されたリードフレー ム50を企型32に装着した状態を示している。

【0047】 金型 52は上型 52 a と下型 52 b とによ り構成されており、上型500には内部にロイヤ13が 位置する第1のキャビティ53が形成されており、また。30 下型525には半導体チップ11が位置する第2のキャ ビディ54が形成されている。上記構成の金型52にリ ードで1.一ム80が装着されると、続いてパッケージ1. 2となるモールド樹脂が各キャピディ53、54内に装 項され、コーケージ10分形成される。

【0.048】図では、バッケージ12が形成されたり一 ドフレーム50を金型52から離型した状態を示してい る。バッケージ形成工程が終了した段階においては、半 導体チップ 1 1 と「一ト部5 1 とを接続するワイヤ 1 3 の全ての位置が樹脂により覆された構成となっている。 【1049】 十記のようけべいゲージ形成で程が終了す

【0050】上記のように不要部除去工程が終了する と、続いて凹部形成工程が実施される。この凹部形成工 程は、図6中N=N線で入す位置で切断されたパッケー ジェンル上面において、シャケ13が観視する位置に四 部21を形成するものである。この凹部21の形成は、 切削加工等の機械加工により形成してもよく、またドラ イエッチング法を適用することも考えられる。尚、この 四部形成工程は、上型52a及び下型52bの構造を工 夫することにより、上記のパッケージ形成工程において

【0051】上記一連の工程を失施することにより、第 1実施例に係る半導体装備20を製造することができ る。上記製造工程において、リードフレーム形成工程、 半導体チップ搭載工程及びバッケージ形成工程は一般の 半導体装置製造方法において実施されている工程と略同 一 三程であり、また不要部除去工程はバッケージ12の 不要部分55を不要ワイヤ13aと共に切断する処理で あるため容易に行うことができ、更に凹部形成工程もバ ッケージ12の実装面12aに凹部を形成するだけの加 いるワイヤポンディング装置を用いて実施される。図5-20、正であるため容易に行うことができる。よって、前記し たように種々の効果を有する半導体装置20を容易に製 造することができる。

> 【0052】尚、図5に示されるような、単にワイヤ1 3をバッケージ12の実装面12aに引き出し、実装面 12 aから露出した端部を外部電優16とした構成の半 導体装置10(第4実施例に係る半導体装置)において も、上記した製造方法を適用することができ、この場合 においても生産性の向上及びコストの低減を図ることが できる。

【0053】また、第2実施例に係る半導体装置30を 形成するには、上記した製造工程を実施することにより 先ず第1実施例に係る半導体装置30を形成し、続いて 外部電極部1.6の形成位置に半田ボール或には半田ペー ストを配設した上で加熱処理を実施することによりハン マ31を形成すればよい。

【0054】続いて、第3実施例に任る半導体装置40 の製造方法について図る及び図りを用いて説明する。 尚、第3実施例に係る半導体装置40の製造方法におい で、ワードフレーム形成工程及び半導体チップ搭載工程 |は第1実施例に係る半導体装置20の製造方法と同一で **もそうがその説明を省略する**

→ 15: ... 😥 すって一部に応じ、大豊部分という。 前に四に粋断符号 7.で示す。を切断除去する。この際、不要部でおる内 に無談されて、またとか、アドレス兼ちとから、そ 1000 . . .

3 (C. C. 200) 1 (C. C. 200) 1 (C. C. 200) 1 (C. C. 200) ・ キャビディは形成されておりず、その下面は凹凸りな 八龍一の形状とされている。また、下型とじりには深ら (アンドラス和エット)とはは、毛機体は、1分子が砂構に

ージ12となるモールド樹脂が各キャピティ63内に装 填されてバッケージ12が形成される。

【00 5 6】図 9 は、パッケージ1 2 が形成されたリー ドフレーム50を企型とじから雕型した状態を示してい る。本実施例に係る製造方法においは「バッケー:'肝成」 工程が終了した段階においてワイヤ13の一部はバッケ ージ12の実装面に沿って外層縁に向け延出した構成と なっている。

【0.0.5.7】 上記のようにパッケージ形成工程が終了す 除去工程においては、リード部51及ひフイヤ13が所 定位置(図中、Y-Y森で示す位置)で切断される。上 記一連の工程を実施することにより、第3実施例に係る 丰寧体装置40を製造することができる。

【0058】半導体装置40の製造工程においても、! 一ドフレーム形成に精、半導体チップ搭載工程度でパツ ケージ形成工程は一般の半導体装置製造が法において実 施されている工程と略同一工程であり、また不要部除去 工程もリード部51及びロイヤ13を所定位置で切断す る処理であるため容易に行うことができる。よって、前一郎 (0067)更に、請求項5の発明方法によれば、上記 記したように種々の効果を有する半導体装置40を容易 に製造することができる。また、金型62の構成を簡単 化できるため、金型コフトの低減を図ることができ、よ って製品コストに低減を図ることができる。

【0059】尚、図1乃至図4に示した各実施例に係る 半導体装置10、20、30、40では、その幅寸法 (図中、左右方向の寸法)を比較的長(設定した構成を 示したが、パッテージ12の幅寸法は図1万至図4に示 した構成よりも小さくすることができる。図10は<) ケージ12の幅寸法を小さくした構成の半導体装置70 30 を示している。このように、バッケージ12の幅寸法を 小さく設定することにより、更に主導体装置70円小型 化を図ることができる。

100001

【発明の効果】上述の如く本発明によれば、下記の種々 の効果を奏するものである。

【①① 6 1】 請内項 1 の発明によれば、従来のように多 層配線基板を設ける心要はなくなり、半導体チャブをリ イヤスみによりヨッケーシの表面に電気的に引き出する とが可能となるため、半導体装置のコスト低減を図ることす。 とがてきる。また、上記のように多層配線基板が不要と なることにより、半導体装置の低背化を図ることもでき

【0060】また、従来必要であったバッケージ内にお ける半導体チャプと多層配衡基板との間のワイヤ配設処 理は不要となり、これに伴い従来ワイヤを配設するため に必要であったスペースも不要となり、半導体装置の小 型化を図ることができる。

【リリ63】更に、バッケージの外部電極引出し位置に

10

構成としたことにより、ワイヤのパッケージからの露出 面積を広くすることができ実装性を向上させることがで きる。

【0064】また、請求項2の定明によれば「バンプを 形成することによりリイヤ単体が露出した構成に比べて 接続面積が広がるため、半導体装置を実装する際におけ る実装性を向上させることができる。

【0065】また、請求項3の発明によれば、パッケー ジの表面に引き出され外部電極部をバッケージの表面に ると、続いて不要部除去工程が実施される。この不要部-10一治って延出させた構成とすることにより、この延出部分 にバンプと同様の機能を持たせることができる。よっ て、バンプを形成することなく半導体装置を実装する際 における実装性を向上させることができる。

> 【0066】また、請求項4ご発明方法によれば、リー トフレーム形成工程、半導体モップ搭載工程及びバッケ 一二元成工程は一般の半導体製造方法において実施され ている工程と同一工程であり、また不要部除去工程もパ ッケージの所定位置を切断する処理であるため、容易に 行うことができる。

不要部除去工程において上記リードフレームが金型に装 着された状態において、上記ワイヤの配設位置を金型を 構成する上型と下型との分離位置に配設したことによ り、ワイヤは形成されるバッケージの表面に沿って延出 した構成となるため、請求項3記載の半導体装置を容易 に比成することができる。

【団面の簡単な説明】

【四1】本発明の第1実施例である半導体装置を示して まり、(A) は半導体装置の実装面を示す図であり、

(E) は(A) におけるA2-A2線に沿った断面図で ある。

【図2】本発明の第2実施例である半導体装置を示して もり、(A) は半導体装置の実装面を示す図であり、

(E) は(A) におけるA3-A3線に治った断面図で

【図3】本発明の第3実施例である半導体装置を示して 老の。(A) は半導体装置の実装面を示す図であり、

(E) は(A) におけるA4-A4線に沿った断面図で

【図4】本発明の第4実施例である半導体装置を示して おり、(A) は半導体装置の実装面を示す図であり、

18) は (A) におけるAl-Al線に沿った断面図で

【図じ】リードフレーム形成工程及び半導体チップ搭載 工程を説明するための図である。

【図 6】 第1実施例に係る半導体装置の製造方法を説明 する区であって、半導体チャブが搭載されたり一ドフレ 一山を金型に装着した状態を示す図である。

【図7】第1実施例に係る半導体装置の製造方法を説明 凹部を形成し、体部電極部を所定範囲にわたり露出する。50 する区であって、バッケードが形成されたリードフレー

٠,

ムを金型から離型した状態を示す凹である。

【図8】第3実施例に係る半導体装置く製造方法を説明 する): であって、半導体チップが搭載されたリードフレームを企響に装置した状態を示すりである。

【財 9】 第3実転例に係る半導体支置に製造方法を説明 する図であって、バッケージが形成されたリードフレー ムを企型から離型した状態を示す回である。


【図1.0】 パッピージの幅寸法を示されるた構成の半導体装置を示す図である。


【図11】 従来の半導体装置の一例を示す図である。 【符号の説明】

- 10, 20, 30, 40, 70 半導体装置
- 11 半導体サップ
- 12 パッケージ
- 12a 実装面

[13]1]

本発明の第7実施例である主義が接近されして おれ(A)は主義体を通の実装値を示す図でおり、 (B)は(A)におけるA2-A2銀に始った新側区







13 717

- 13a F要ワイヤ
- 14 75-1
- 1.5 71 1
- 16,41 外部電極部
- 2.1 四部
- 31 /1.7
- 50 リードコレーム
- 5.1 リード部
- 10 52 60 季型
 - 52a, 62a 上型
 - 526,625 下型
 - 53 第1のキャビディ
 - 5.4 第2のキャビディ
 - 63 キャピティ

[142]

本発明の学名家施例である半導体を置き示して おり(A)は半導体を置い実装面を示す因であり。 (B)は(A)におけるペーAI線に冷った断面図





(8)


特開平7-307409

[图3]


[[]4]


本意明の第3 実施例でおる半導体を値を示しており(4)に手事体を個々奏表面を示す图でおり、(B)に(4)にわける AL-AL 集に始った動面図

ίΔ) 40 **(2) (4)** 17 17-50 12c




本発明の第4年的のでは、14萬体を置さてしており、(A)は半導体を繋が使表面を示す図であり、(B)は(A)に図けるA₁、A₁線に浴った影面図





[[46]


[13.7]




第十年を利用に乗る半等体数量の果然す法を使用する因であって、パッケージの保険であった。パッケージの保険であたからだりになったを全性の時間との状態を示す因 55 55 51⁰-1-4 Вa IJ Βa 1217-1-5

[[45]

リードフレーム 形成工程及び半年体外プ 存載工程を受用するための図




【図9】




[[48]


等4天施例に係る半等体験情の製造方法を裁判 する図であって半等体イップが搭載されたリード アレームを全型に接着した状態を示す図



[[4]] 0]


パッケージの幅の寸法を小さくした構成の字幕 体装置を示す団





[図11]

従来の半等体装置の一例を示す団



フロントページの続き

(72)発明者 諏訪 守

神奈川県川崎市中原区上小田中1015番地 富士通株式会社内